基于FPGA/CPLD的EDA技术实用教程(任全会 )

定　　价：30 元

• 作者：任全会 主编
• 出版时间：2019/3/1
• ISBN：9787122336828
• 出 版 社：化学工业出版社

• 中图法分类：TN702.2 
• 页码：197
• 版次：01
• 开本：16开

内容简介

现代数字系统设计一般采用硬件描述语言实现，而Verilog HDL具有简捷、高效、易学、功能强的特点，具有广泛的应用群体；在工程实际中，基于FPGA/CPLD器件的数字应用系统占很大比例，因此，本书基于FPGA/CPLD器件开发工具QuartusⅡ及硬件描述语言Verilog HDL讲述现代数字系统设计。全书共分8个项目，通过实例由浅入深地介绍了利用Verilog HDL进行数字系统设计的方法和技巧。书中所有的实例全部通过了调试验证。
本书可作为高职高专电子工程、通信、电气自动化、计算机应用技术、仪器仪表等专业的教材，也可作为自学用书。

目 录

项目1 认识FPGA/CPLD技术及其开发工具1
一、FPGA/CPLD技术及其发展历程2
(一)可编程逻辑器件(PLD)2
(二)PLD的发展及分类3
二、FPGA/CPLD的特点5
(一)CPLD与FPGA的结构特点5
(二)CPLD与FPGA的区别11
三、主流厂商FPGA/CPLD器件及开发软件11
(一)主流厂商FPGA/CPLD器件11
(二)FPGA/CPLD常用开发软件18
四、FPGA/CPLD器件的配置20
(一)下载工具及其使用20
(二)CPLD器件的配置22
练一练25

项目2 FPGA/CPLD基础开发26
一、FPGA／CPLD开发的基本方法27
(一)开发流程27
(二)原理图输入29
(三)使用分析工具分析44
二、原理图输入法设计4位全加器46
(一)软件设计48
(二)仿真及硬件测试50
三、原理图输入法设计抢答器51
(一)软件设计51
(二)管脚分配及硬件测试51
四、原理图输入法设计计数译码显示电路53
(一)设计方案53
(二)实现方法53
练一练55

项目3 用Verilog HDL设计组合逻辑电路57
一、相关知识58
(一)Verilog HDL的基本词法规定58
(二)Verilog HDL的数据类型61
(三)Verilog HDL的语法结构63
(四)Verilog HDL的程序框架64
(五)结构级描述67
(六)门级描述68
二、项目实施71
(一)用门级电路描述一个全加器71
(二)用门级描述方法描述2选1数据选择器72
练一练73

项目4 制作电子跑表79
一、相关知识80
(一)七段数码管80
(二)时序逻辑电路81
(三)Verilog HDL代码设计86
二、项目实施93
(一)计数译码电路设计93
(二)电子跑表电路设计96
练一练99

项目5 状态机设计104
一、相关知识105
(一)Mealy状态机和Moore状态机105
(二)边沿检测电路106
(三)状态转换图和状态赋值111
二、项目实施117
(一)FSM的Verilog HDL实现117
(二)序列检测器设计122
(三)BCD码-余3码转换电路设计129
(四)用三进程状态机实现自动售货机控制电路131
练一练134

项目6 制作简易数字频率计139
一、相关知识140
(一)频率测量原理140
(二)通用计数器的测量原理141
(三)FPGA最小系统及电路145
(四)数码管显示电路及原理148
二、项目实施149
(一)数码管显示模块设计149
(二)频率测量模块设计153
(三)信号源模块设计155
(四)项目总设计158
练一练159

项目7 DDS信号发生器设计161
一、相关知识162
(一)DDS信号发生器概述162
(二)DDS信号发生器的特点162
(三)DDS信号发生器基本原理163
二、项目实施165
(一)相位累加器设计165
(二)波形表设计166
(三)波形选择及输出167
练一练170

项目8 信号绘图控制器设计与制作172
一、相关知识173
(一)示波器X-Y显示原理173
(二)D/A转换及器件174
(三)DAC0832芯片接口176
(四)DAC0832与控制器的连接178
(五)DAC0832模块180
二、项目实施181
(一)硬件连接181
(二)关键算法设计182
(三)软件设计184
(四)输出测试193
练一练194

参考文献197