数字电子技术基础

定　　价：46 元

丛书名：普通高等教育卓越工程师丛书

• 作者：夏路易主编
• 出版时间：2012/8/1
• ISBN：9787030352750
• 出 版 社：科学出版社

• 中图法分类：TN79 
• 页码：372
• 纸张：胶版纸
• 版次：1
• 开本：16K

内容简介

       夏路易编著的《数字电子技术基础》内容包括数制与编码、逻辑代数、逻辑门电路、组合电路、触发器、时序电路、存储器、可编程逻辑器件、Verilog语言、脉冲整形与产生、数模与模数转换器、数字外围电路与QUARTUSⅡ软件的使用，并给出数十个数字电路大型作业题。本书还介绍多种数字元器件的技术参数、数字电路逻辑设计与直接设计方法，给出大量丰富的例题与习题，目的是使读者具有分析、设计与实现数字电路的能力。 《数字电子技术基础》可作为电子信息类、电气信息类、仪器仪表类各专业的教材，也可供其他相关工科专业使用，还可作为电子工程师、电子技术爱好者的参考书。 

更多科学出版社服务，请扫码获取。

编辑推荐

       夏路易编著的《数字电子技术基础》系统全面介绍了数字电子技术基础知识，目的是使读者具有分析、设计与实现数字电路的能力。本书可作为电子信息类、电气信息类、仪器仪表类各专业的教材，也可供其他相关工科专业使用，还可作为电子工程师、电子技术爱好者的参考书。

目 录

目录
前言
第1章 数制转换与编码 1
1.1 二进制数 1
1.1.1 为什么使用二进制数 1
1.1.2 二进制数的组成、转换与算术运算 2
1.2 常用的编码 6
小结 7
思考题 8
习题 8
第2章 逻辑门与逻辑代数基础 9
2.1 逻辑描述 9
2.2 基本逻辑门功能概述 9
2.3 逻辑代数基本定律与公式 15
2.3.1 基本定律 15
2.3.2 基本公式 16
2.3.3 基本定理 18
2.4 标准逻辑函数式 21
2.5 代数法化简函数式 22
2.6 卡诺图 24
2.6.1 画卡诺图 24
2.6.2 用卡诺图化简“与或”函数式 26
2.6.3 具有无关项的逻辑函数化简 28
2.7 逻辑电路图、函数式与真值表之间的转换 29
2.8 与非门和或非门 32
小结 33
思考题 33
习题 33
第3章 门电路 36
3.1 数字逻辑信号 36
3.2 CMOS门电路 36
3.2.1 MOS晶体管 36
3.2.2 基本CMOS非门 37
3.2.3 CMOS与非门和或非门 38
3.3 74HC系列门电路的电特性 39
3.3.1 74HC系列门电路的极限电参数 39
3.3.2 74HC系列门电路的推荐工作条件 40
3.3.3 74HC系列门电路的静态电特性 41
3.3.4 74HC系列门电路的动态特性 46
3.4 其他类型的CMOS电路 48
3.5 常用的CMOS门电路系列 53
3.6 低电压CMOS器件 55
3.7 分立元件门电路 57
3.7.1 二极管与二极管逻辑门 57
3.7.2 双极性三极管 58
3.7.3 三极管非门 59
3.8 标准TTL门电路 60
3.9 74LS系列门电路 63
3.9.1 74LS系列门电路基本工作原理 63
3.9.2 74LS系列门电路电特性 66
3.10 常用的74TTL系列门电路 70
3.11 在数字电路设计中使用不同系列的芯片 71
3.12 正确使用门电路 73
3.13 数字电路的封装 75
小结 76
思考题 76
习题 77
第4章 组合逻辑电路 81
4.1 组合逻辑电路的一般问题 81
4.2 组合电路分析 81
4.2.1 组合电路的逻辑功能分析 81
4.2.2 组合电路的波形分析 82
4.2.3 组合电路的延迟时间分析 83
4.2.4 组合电路的电特性分析 85
4.3 组合电路部件 87
4.3.1 编码器 87
4.3.2 译码器 90
4.3.3 数据选择器 96
4.3.4 数值比较器 99
4.3.5 加法器 101
4.3.6 奇偶校验电路 104
4.4 组合电路设计 105
4.4.1 组合电路的逻辑设计法 105
4.4.2 组合电路的直接设计法 109
4.5 组合电路的竞争与冒险 113
4.5.1 竞争冒险现象 113
4.5.2 竞争冒险现象的消除 114
小结 115
思考题 115
习题 115
第5章 锁存器与触发器 119
5.1 概述 119
5.2 锁存器 119
5.2.1 由三极管组成的SR双稳态电路 119
5.2.2 由或非门组成的SR锁存器 121
5.2.3 由与非门组成的SR锁存器 122
5.3 SR触发器 123
5.4 D触发器 125
5.4.1 电平触发D触发器 125
5.4.2 边沿触发的维阻结构D触发器 126
5.4.3 基于CMOS传输门的D触发器 128
5.4.4 D触发器的特性方程与状态图 129
5.5 JK触发器 129
5.5.1 脉冲触发JK触发器 129
5.5.2 边沿触发JK触发器 131
5.5.3 JK触发器的特性方程与状态图 133
5.6 T触发器 134
5.7 触发器的电特性 134
5.7.1 74LS74的电特性 134
5.7.2 74HC74的电特性 136
5.8 锁存器与触发器电路分析 139
5.9 锁存器与触发器的应用 142
小结 146
思考题 146
习题 147
第6章 时序电路分析与设计 152
6.1 概述 152
6.1.1 时序电路的组成 152
6.1.2 时序电路中的基本概念 153
6.1.3 描述时序电路的逻辑工具 153
6.2 同步时序电路的逻辑分析步骤与举例 154
6.3 寄存器 157
6.3.1 寄存器 157
6.3.2 移位寄存器 159
6.4 计数器 166
6.4.1 异步计数器 167
6.4.2 同步计数器 172
6.4.3 使用集成计数器构成任意进制计数器 177
6.4.4 移位寄存器型计数器 180
6.4.5 计数器应用 183
6.5 同步时序电路逻辑设计 187
6.5.1 设计步骤 187
6.5.2 设计举例 188
6.6 时序电路直接设计 196
6.7 数字系统设计 199
6.7.1 数字系统的概念 199
6.7.2 数字系统的组成 200
6.7.3 数字系统设计实例 200
小结 211
思考题 211
习题 212
第7章 存储器 218
7.1 只读存储器 218
7.1.1 只读存储器概述 218
7.1.2 不可写入数据的ROM 21 9
7.1.3 可写入数据的ROM 221
7.1.4 并行接口EPROM存储器27256 226
7.1.5 二极管ROM实现数字电路 227
7.2 随机存储器 230
7.2.1 静态随机存储器 231
7.2.2 动态随机存储器 234
7.3 存储器扩展 235
7.3.1 位扩展 235
7.3.2 字容量扩展 235
7.4 存储器使用举例 236
7.5 单片机中的存储器 238
7.5.1 51单片机的程序存储器 238
7.5.2 51单片机的数据存储器 238
小结 239
思考题 239
习题 240
第8章 可编程逻辑器件工作原理 241
8.1 现场可编程门阵列 241
8.1.1 现场可编程门阵列的工作原理 241
8.1.2 实际应用的可编程门阵列器件 242
8.2 复杂可编程逻辑器件 249
8.2.1 复杂可编程逻辑器件的工作原理 249
8.2.2 实际的复杂可编程逻辑器件 250
8.3 其他可编程逻辑器件介绍 254
8.4 可编程逻辑器件的配置与编程 255
8.5 Cyclone器件最小系统电路 258
8.6 MAXⅡ器件最小系统电路 259
小结 261
思考题 261
习题 261
第9章 Verilog HDL 262
9.1 Verilog HDL基础 262
9.1.1 Verilog HDL中的基本约定 262
9.1.2 数据类型 263
9.1.3 运算符 265
9.2 Verilog HDL中的描述 267
9.3 Verilog HDL中的分支语句 270
9.4 Verilog HDL中的结构描述 271
9.5 Verilog HDL描述组合逻辑电路 271
9.6 Verilog HDL描述时序电路 272
9.7 Verilog HDL描述状态机 274
9.8 一些Verilog HDL描述数字电路的例子 283
小结 288
思考题 288
习题 288
第10章 脉冲整形与产生电路 290
10.1 施密特触发器 290
10.1.1 曲门电路组成的施密特触发器 290
10.1.2 施密特触发器的应用 292
10.2 单稳态触发器 293
10.2.1 由门电路组成的单稳态触发器 293
10.2.2 集成单稳态触发器74121 297
10.3 多谐振荡器 298
10.3.1 门电路组成的多谐振荡器 298
10.3.2 施密特型多谐振荡器 300
10.3.3 石英晶体振荡器 301
10.4 定时器555及其应用 303
10.4.1 定时器555的基本工作原理 303
10.4.2 定时器555组成施密特触发器 304
10.4.3 定时器555组成单稳态触发器 305
10.4.4 定时器555组成多谐振荡器 305
10.5 应用电路举例 306
小结 310
思考题 310
习题 310
第11章 数模与模数转换器 312
11.1 数模转换器 312
11.1.1 权电阻D/A转换器 313
11.1.2 输出电压型R/2R电阻网络D/A转换器 314
11.1.3 输出电流型R/2R电阻网络D/A转换器 316
11.1.4 电阻串型D/A转换器 317
11.1.5 D/A转换器的技术指标 318
11.2 模数转换器 321
11.2.1 并行A/D转换器 321
11.2.2 流水线型A/D转换器 322
11.2.3 双斜率A/D转换器 323
11.2.4 △一∑型A/D转换器 325
11.2.5 逐次比较式A/D转换器 327
11.2.6 A/D转换器的技术指标 328
小结 329
思考题 330
习题 330
第12章 数字外围电路 333
12.1 常用的开关量输入电路 333
12.1.1 按键电路 333
12.1.2 光耦隔离输入电路 336
12.2 LED显示电路 339
12.3 数字驱动电路 341
12.3.1 采用三极管或场效应管驱动继电器 341
12.3.2 其他数字输出接口电路 344
12.4 常用的数字实验电路 347
小结 348
思考题 348
习题 349
第13章 学习使用QUARTUSⅡ软件 350
13.1 图形输入法设计数字电路 350
13.2 Verilog HDL输入法 358
13.3 Verilog HDL设计数字系统 360
附录 数字电路大型作业与数字电子产品开发 364
F.1 大作业题目 364
F.2 大作业论文的写作 369
参考文献 372

文 摘

第1章　数制转换与编码 
本章介绍二进制数的基本概念、不同数制之间的转换、二进制数运算与补码，以及常用的编码。 
1.1　二进制数 
1.1.1　为什么使用二进制数 
日常使用的十进制数中任何一位数需要10个状态才能表示，因此用电的方法表示非常困难。例如，用电压表示十进制数，需要10个电压值，常用如图1-1所示的简单分压电路实现。所以，为获得表示任何数字的电压值，单刀开关须动作多次。 
同样，实现1位二进制信号简单得多，若用两个分离的电压值（又称逻辑电平）表示二进制数，例如，实现1位二进制信号，可以用如图1-2所示的开关电路实现，开关闭合时，输出电压0V表示二进制数字0；开关断开时，输出电压5V表示二进制数字1，所以实现二进制数的开关动作简单得多，因此二进制数很容易用开关电路实现。 


　　图1-2　开关实现1位二进制数 
在实际中具有开关功能的电子器件很多，如图1-3所示，继电器可以实现二进制数，二极管、晶体管等都可作为开关组成电路实现二进制数。如图1-3（a）所示，继电器在线圈输入端无电压时，线圈b无电，触点a在弹簧c的作用下断开；当线圈输入端有电压时，继电器线圈b通电，在线圈b电磁吸力的作用下，触点a闭合。因此继电器是一个电压控制的开关。 
图1-3（b）是二极管作为开关的电路图，当二极管输入电压为0V时，输出被钳位在0.7V；当二极管输入电压为3V时，输出被钳位在3.7V，因此输入信号可以控制输出电平。 

图1-3　用于表示二进制数的开关元器件 
图1-3（c）是三极管开关电路图，当输入电压使三极管饱和时，输出电压近似为0V ；当输入电压使三极管截止时，输出电压近似为5V 。输入电压信号可以控制三极管开关的通断，控制输出电压的变化。 
二进制数容易用电子元件实现，这是使用二进制数的主要原因。 
1.1.2　二进制数的组成、转换与算术运算 
1.有权数 
十进制数是有权数，数的位置不同，数具有的权不同，例如，对于十进制数33，虽然两个数都是3，但由于位置不同，所以右边的3代表3，左边的3代表30，所以33＝3×101 +3。对于有小数的十进制数，例如，123.4可以表示为1×102 +2×101+3×100 +4×10 -1 。 
十进制数的权结构可以表示为：.105 104 103 102 101 10010 -1 10 -2 10 -3 .二进制数与十进制数一样也是有权数，其权结构可以表示为： 
2n -1 .2524 23 22 21 20 2-1 2-2 2-3 .2 -n 
二进制权重如表1-1所示。 
表1-1　二进制权重 
28 27 26 25 24 23 22 21 20 2 -1 2 -2 2 -3 2 -4 2 -5 
256 128 64 32 16 8 4 2 1 0 .5 0 .25 0 .125 0 .0625 0.03125 
1 /2 1 /4 1 /8 1/16 1/32 

2.二进制数转十进制数将各位二进制数乘以相应的权后相加就可以转成十进制数。例如，将1101101转成十进制 
数的过程如下：1×26 +1×25 +0×24 +1×23 +1×22 +0×21+1×20 ＝1×64+1×32+0×16+1×8+1×4+0×2+1×1＝64+32+8+4+1＝109 
3.十进制整数转二进制数 
常用的十进制整数转二进制数方法是重复除2法：将十进制数除以2，余数则为二进制数低位，得到的商继续除以2；得到的余数为次低位，得到的商再次除以2；不断重复该过程，直到商为0；最后得到的余数1为最高位。 
例如，45（10）＝101101（2），173（10）＝10101101（2）。其中，MSB 表示高位，LSB 表示低位。 

4.十进制小数转二进制数 
常用的十进制小数转二进制数方法是重复乘2法：将小数部分乘以2，积的整数部分是最高位；积的小数部分继续乘以2，积的整数部分是次高位；积的小数部分继续乘以2，直到积的小数部分全为0；最后得到积的整数部分1是最低位。 
例如，0.3125（10）＝.0101（2）。 
积的整数部分 
0.3125×2＝0.625　　　0　　　MSB 0.625×2＝1.2510.25×2＝0.5000.5×2＝1.001LSB 
5.二进制数算术运算 
二进制数可以表示数值，也可以表示逻辑值。所以，两个二进制数既可以实现算术运算，也可以实现逻辑运算。二进制数的算术运算与十进制数运算规则相似，只是逢2进1，借1相当于2。 
1） 加减法运算 
例如，1100（2）+1010（2）＝10110（2），1100（2）?1010（2）＝0010（2）。 

在实际应用中，使用数字电路可以实现二进制数的加减法运算。 
2） 乘法运算 
二进制数乘法运算过程：先将被乘数与乘数最低位形成部分积，随后将被乘数与乘数次低位形成部分积，直到所有乘数各位都与被乘数相乘形成部分积，再将所有部分积相加。 
例如，1100（2）×1001（2）＝1101100（2），其运算式如下： 

乘法运算实际上是被乘数按照乘数中1的位置左移形成部分积后相加实现，乘数的最低位的位置为0。在本例中，由于乘数位置0为数1，则被乘数1100先左移0位，形成第一个部分积1100；然后由于乘数位置3为1，则被乘数左移三位形成部分积1100000，两个部分积相加，形成积为1101100。由上述规律可知，如果一个二进制数乘以一个2的整数幂，则可以由左移幂次实现，移出的 
空位补0，例如，110×21 之积可以直接将110左移1位实现，结果为1100。3）除法运算除法运算是被除数或余数减去右移的除数。若余数大于等于0，则商为1，否则商为0。例如，110（2）÷10（2）＝11（2）。首先是被除数110减去右移0位的除数，余数大于0，所以商为1；然后是余数减去右移1位 
的除数，余数等于0，则商为1。由上述规律可知，如果一个二进制数除以一个2的整数幂，则可以由右移幂次实现，移出的 
空位补0，例如，110÷21 之商可以直接将110右移1位实现，结果为11。6.反码与补码1）反码反码是将一个二进制数中的1变为0，0变为1。例如，二进制数1010的反码是0101。反码有时又称为1的补码，就是与该二进制数位数相等的全1二进制数（2n -1，n为二进制 
数的位数）的补码，或者一个二进制数与该二进制数1的补码相加，是与该二进制数相等位数的 
全1二进制数。例如，1010与0101相加等于1111（24 -1），所以0101是1010的1的补码（反码）。2）2的补码反码加1称为2的补码，相当与二进制数位数相等的全1二进制数加1（2n ）的补码，或者称 
为模为2n 的补码。例如，1010的反码是0101，0101+1＝0110是2的补码，因为1010+0110＝10000（24 ）。一个二进制数的补码就是用模2n 减去这个二进制数。一个数与该数的补码之间是互补关 
系，而两个数互补，则说明是相同的数（只是表示方法不同），或者说是符号相反的另外一个数。 
因此在减法运算中，减一个数常用加一个数的补码代替。7.有符号数有符号数可以表示为：符号+数值。一个二进制数的最高位在有符号数中是符号位，通常用 
0表示正数，1表示负数，例如，+25的8位有符号二进制数为00011001，而-25的有符号的二 
进制数为10011001。有符号数也可以表示为：权重之和，即最高位等效为具有符号权重的十进制数。若是将负数的符号位按照权重考虑为负数，其他权重为正数，则二进制数的权重之和是该 
数。取补运算可以改变该数的符号，例如，8位有符号数中00000100（+4）的补码为11111100，由于最高位为1，因此：-128+64+32+16+8+4＝-4；11101101（-19）的补码为00010011，其权重之和为16+2+1＝19。 
在有符号数系统中，正数的补码是该数本身，而负数的补码为该数取反码加1。1）两个有符号数相加两个有符号数相加分为4种情况，以下举例说明。 
（1）两数都是正数，如7+4＝11的情况：这时，和是正二进制数。 
（2）正数大于负数，如15+（-6）＝9的情况：在丢掉进位后，和是正二进制数。 
（3）负数大于正数，如16+（-24）＝-8的情况：和是负数，因此是2的补码。 
（4）两数都是负数，如-5+（-9）＝-14的情况：丢掉进位后，和是2的补码。 
2）两个有符号数相减两个有符号数减法运算步骤为：将减数取补码，然后被减数与减数相加，再丢掉进位，下面分 
4种情况举例说明。（1）8-3＝8+（-3）＝5： 

（2）-25-（+19） ＝ -25+（-19）＝-44： 

（3）-120-（-30） ＝ -120+30＝-90： 

（4）12-（-9）＝12+9＝21： 

8.十六进制数与二进制数之间的转换1位十六进制数与十进制数、二进制数之间的关系如表1-2所示。将二进制数转换成十六进制数，只须将二进制数4位1组，按组转换成十六进制数。将十六进 
制数转换成二进制数，只须将每位十六进制数转换成对应的二进制数。例如，10101110（2）＝AE（16）。有时为区别十六进制数与十进制数，常在十六进制数前加0x 。例如，10011100（2）＝0x9C 。 
?5? 
表1-2　十六进制数与十进制、二进制数之间的关系 
十进制数 二进制数 十六进制数 十进制数 二进制数 十六进制数 
0 0000 0 8 1000 8 
1 0001 1 9 1001 9 
2 0010 2 10 1010 A 
3 0011 3 11 1011 B 
4 0100 4 12 1100 C 
5 0101 5 13 1101 D 
6 0110 6 14 1110 E 
7 0111 7 15 1111 F 

1.2　常用的编码 
1.8421码 
8421码又称为BCD（Binary Coded Decimal）码，用4位二进制数表示1位十进制数，如表1-3所示。 
表1-3　BCD码 
十进制数 0 1 2 3 4 5 6 7 8 9 
BCD 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 

由于4位二进制数有16种组合，而BCD 码只用其中的10种组合，因此还有6种组合没有使用。2.余三码余三码也是一种用4位二进制数表示十进制的编码，是由8421码加3形成的一种编码，如 
表1-4所示。 
表1-4　余三码 
十进制数 0 1 2 3 4 5 6 7 8 9 
余三码 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 

3.格雷码格雷码（Gray Code）又称为循环码，该编码如表1-5所示。 
表1-5　格雷码 
编码顺序 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 
二进制数 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 
格雷码 0000 0001 0011 0010 0110 0111 0101 0100 1100 1101 1111 1110 1010 1011 1001 1000 

从0000开始，该编码的特点是每一位都循环变化： 
（1）最右边一位的变化规律为0110011001100110； 
（2）右边第二位的变化规律为0011110000111100；